Die Kupferbahnen auf einer Leiterplatte zu verlegen ist langsame, kleinteilige Arbeit, die Hardware-Ingenieure noch immer überwiegend von Hand erledigen oder mit regelbasierten Autoroutern, deren Ergebnis sie anschließend nacharbeiten. PCBRouteAgent, ein Preprint von Forschern der University of Texas at Dallas, der Iowa State University und eines Ingenieurs von Texas Instruments, zeigt, wie weit ein Sprachmodell diese Arbeit bringen kann, wenn die Aufgaben richtig verteilt sind. Die Antwort: weit bei kleinen Platinen, bei großen noch nicht weit genug.
Das Design hält das Modell vom Zeichnen der Bahnen fern. Ein Planer, gestartet mit einfachen Heuristiken, legt die Reihenfolge der Verbindungen und die Korridore fest, denen sie folgen sollen. Das Sprachmodell greift nur ein, wenn Routen scheitern: Es liest Bilder der Platine und Fehlerberichte und gibt einen kleinen Patch für den Plan zurück. Ein Ausführer verlegt dann jede Bahn mit KiCads eigenem Push-and-Shove-Router und probiert mehrere lokale Korrekturen, bevor er zurückmeldet. Eine Platine gilt nur dann als sauber, wenn alle Verbindungen stehen und KiCads Design-Rule-Check keine Fehler findet.
Mit Claude Opus 5.5 als Planer routete das System alle 128 synthetischen Platinen sauber, 94.9% von 99 kleinen realen Platinen, alle 10 mittleren und 4 der 10 großen. Bei den realen Sätzen übertraf es die beste Alternative, oft das quelloffene Freerouting, um 13.9, 36 und 10 Punkte. Der Betrieb mit Claude Haiku 5.5 liefert das auffälligere Kostenergebnis: Verglichen mit einem früheren Agenten auf demselben Modell brauchte es etwa 131-mal weniger Modellaufrufe und senkte die API-Rechnung für alle 247 Platinen von $20.72 auf $4.77. Ganz ohne Sprachmodell fielen die sauberen Durchläufe bei mittleren und großen Platinen auf null, das Modell leistet also echte Arbeit.
Wer bereits einen Agenten über den KiCAD MCP Server oder KiCad MCP Pro, die wir getestet haben, an KiCad anbindet, kann hier eine Lehre zur Architektur ziehen. Beide Server stellen Routing und Design-Rule-Checks als Werkzeuge bereit; dieses Paper legt nahe, das Modell planen und diagnostizieren zu lassen, während KiCads eigene Engine die Geometrie übernimmt, statt das Modell jedes Segment setzen zu lassen. Code und Projektseite sind öffentlich.
Die Grenzen benennen die Autoren selbst. Sechs der zehn großen Platinen bleiben unvollständig, und frühe Routing-Entscheidungen können spätere blockieren. Differenzielle Paare wie USB-Datenleitungen werden als voneinander unabhängige Leitungen verlegt, was ein echtes Design ablehnen würde. Die Bahnen sind bei den mittleren und großen Sätzen etwa 8% bis 11% länger als bei Freerouting. Das Ergebnis für mittlere Platinen erlaubte Wiederholungen und Winkelkorrekturen, die Vergleichswerte für große Platinen haben die Autoren selbst ermittelt, und der Vergleichsagent wurde aus Kostengründen nicht mit Opus getestet. Es handelt sich um ein Preprint ohne Peer Review, und zehn große Platinen sind eine dünne Stichprobe.